Aucune programmation particulière n'est nécessaire pour implémenter des algorythmes en virgules flottantes ou pour travailler sur des signaux possèdant une bande passante dynamique plus large. Le DSP3210 est aussi prévu pour partager la mémoire du processeur hôte, supprimant ainsi la nécessité d'une RAM locale rapide uniquement pour le DSP. Cela retire aussi les restrictions en matière de taille de programmes ou de données. Le cache mémoire de 8 Ko intégré combiné avec un logiciel adapté permet au DSP3210 d'exécuter un travail sur des signaux complexes sans utiliser de RAM locale. Toutes les instructions sont exécutées en un seul cycle. Une simple instruction peut contenir deux opérations en virgules flottantes. Le DSP3210 supporte jusqu'à 4 accès mémoire en un cycle d'instructions.

L'architecture du DSP3210 comporte 7 unités :

- L'Unité de Contrôle Arithmétique (CAU) :

Responsable du calcul des adresses, de la répartition des instructions, des opérations logiques et arithmétiques sur 16 ou 32 bits. Le noyau de cette unité est RISC et exécute 16.7 millions d'instructions par seconde.

- L'Unité de Données Arithmétiques (DAU)

Se charge des opérations arithmétiques à 16.7 millions d'opérations par seconde.

- La Mémoire intégrée (RAM0, RAM1, Boot ROM)

- L'interface du Bus

- Les Entrées/Sorties sérielles (SIO)

- Le contrôleur d'accès DMA (DMAC)

- Contrôleur d'Etat et de Statut (TSC)

Les GAL et les PAL sont des unités logiques programmables. Par une programmation appropriée, de nombreuses fonctions standards de routages des informations peuvent être intégrées dans un simple GAL ou PAL.

Le principal objectif de ces unités est de simplifier au maximum les cartes de circuits numériques, en remplaçant de nombreux autres composants.

Un GAL ou PAL peut remplacer les circuits gérant les fonctions : AND, OR, XOR, NAND, NOR. Mais aussi les inverseurs, les FlipFlops, les décodeurs d'adresse, les multiplexeurs et les compteurs.

De plus, les GAL et les PAL sont reprogrammables et peuvent être protégés contre la copie.

La différence entre les GAL et les PAL tient avant tout au fait que les PAL sont apparût voici plus d'une dizaine d'années, alors que les GAL sont beaucoup plus récents. Ces derniers sont ainsi beaucoup plus simples à programmer, offrent une plus grande souplesse de configuration tout en consommant moins. Les GAL ont donc tendance à remplacer peu à peu les PAL.

Afin de rendre plus rapide l'accès aux instructions, le 68020 dispose d'un cache interne d'instructions de 256 octets accessible par le processeur sans cycle d'attente. Le 68030 dispose quant à lui d'un cache interne données et instructions de 256 octets.

Cette mémoire stocke en permanence les instructions et/ou les données les plus sollicitées par l'unité centrale.

Le 68020-030 est programmé pour chercher systématiquement les instructions en mémoire cache et, si elles sont présentes, les traiter sans cycle d'attente ; dans le cas contraire (taux d'échecs), il ira alors les chercher en mémoire centrale, lui faisant perdre ainsi 2 à 3 cycles, mais effectuera ensuite la mise à jour de la mémoire cache en y stockant les instructions et/ou données non trouvées.

On pourrait considérer comme insuffisante la taille du cache instructions et données, étant donnée sa capacité très faible en regard de la mémoire centrale. Cependant, il faut avoir à l'esprit que seules les instructions souvent sollicitées peuvent résider en mémoire cache ; de ce fait, au-delà d'une certaine taille, les taux d'échecs sont alors constants quelle que soit la taille de la mémoire cache.

Ces boîtiers sont les plus classiques. Ils sont présents par exemple sur la carte mère des Amiga 2000. Mais leur rapport capacité/encombrement peu avantageux les destine à une disparition prochaine.

Ces composants sont peu à peu remplacés car leur capacité, considérée comme très importante à l'époque, n'est plus à la hauteur. De plus, il est souvent nécessaire de les souder directement à la carte support. Ces boitiers sont présents sur les cartes accélératrices A2620, A2630 et la carte mère de l'Amiga 3000. Un boitier contient jusqu'à 2 Mo. Les vitesses de ces RAM vont de 60 ns (très rare) à 120 ns.

Le SIMM est le système le plus répandu actuellement qui permet d'installer ou d'enlever de la RAM à volonté puisque les boitiers sont soudés en CMS sur une petite carte enfichable dans un support. Cette technique et par exemple utilisée dans l'A4000. Une barette peut contenir jusqu'à 128 Mo et bientôt 256 Mo.

Les barettes les plus communes ont 30 ou 72 broches. Mais des barettes à 60 ou 144 broches existent.

Les barettes à 30 broches sont 8 bits (sans parité) ou 9 bits (avec parité). Les barettes à 72 broches sont 32 bits (sans parité) ou 36 bits (avec parité). Des variantes à 33, 39 et 40 bits existent pour des applications spécifiques.

Elle garde les données aussi longtemps qu'elle est alimentée.

Ces boitiers font très rarement plus de 64 Ko car l'intégration à grande échelle de ces cellules mémoires n'est pas réalisable techniquement. Ce type de mémoire est très rapide avec un temps d'accès inférieur à 5 ns pour les meilleures. Elles sont principalement utilisées pour les mémoires caches.

Cette mémoire perd son contenu au bout d'un laps de temps très court même si elle est alimentée. A moins que l'on opère un cycle de rafraichissements toutes les x millisecondes pour lui indiquer de conserver les données.

C'est ce genre de RAM qui se trouve dans l'Amiga.

Cette mémoire peut être accédée sous différents modes :

Le mode Standard

Le mode Page

Le mode Fast Page ( Supportés par )

Le mode Static Column ( les Amiga 3000 et 4000 )

Le mode Nibble (accès circulaire à un quartet)

Les DRAM les plus rapides qui sont fabriquées en série actuellement ont une vitesse de 60 ns. On peut cependant trouver de petites quantités de mémoires testées à 50 ou plus rarement à 40 ns.

Dans un ordinateur, il est important que les données transmises entre le CPU est la mémoire le soient avec fiabilité. Afin de d'assurer une transmission sans erreurs, il existe plusieurs techniques de contrôle. Les deux plus utilisées sont la parité et l'ECC.

Les bits de données sont regroupées en octets. Les méthodes de détection d'erreur ajoutent des bits de données supplémentaires pour vérifier si l'octet a été transmis correctement. Avec le contrôle de parité, un bit de donnée supplémentaire, appelé bit de parité, est généré et ajouté à chaque octet. Ce bit de parité peut être à 1 ou 0 selon le nombre de bits de donnée à 1 trouvés dans l'octet. Si une parité paire est sélectionnée, le bit de parité ajouté fera que le nombre total de bits à 1 dans l'octet sera égal à un nombre impaire.

La détection d'erreur de parité ne peut détecter que les erreurs sur un seul bit. Si plus d'un bit a été altéré, le contrôle de parité peut ne pas détecter le problème.

Semblable à la détection d'erreur de parité, l'ECC prend l'octet de donnée existant et génère une série spéciale de bits en fonction de ce que devrait être l'octet. Avec l'ECC, les erreurs de bits multiples peuvent être détectées et corrigées à la volée. Le processeur ou le contrôleur de mémoire utilisant l''ECC doit avoir un circuit supplémentaire pour produire et comparer les bits d'ECC à chaque transfert de données. Les bits d'ECC produits sont le résultat d'algorithmes spéciaux utilisés pour chaque octet de données.

Les valeurs suivant _W, _CAS et _RAS indiquent le composant de RAM à relier. Il y a huit composants de 4x1Mbits ou 4x4Mbits, indexés de 0 à 7. L'index 0 est pour les broches de données 0-3, 1 pour les broches de données 4-7 et ainsi de suite.

Dans la majorité des cas, le temps d'accès d'un composant RAM est indiqué sur le boîtier. Par exemple -8 signifie 80 ns (nanosecondes pour milliardièmes de seconde).

Le temps d'accès correspond au temps qui s'écoule entre le moment où l'on adresse une quelconque partie de la mémoire et le moment où celle-ci renvoie la donnée.

A ne pas confondre avec le temps de cycle. Celui-ci représente le temps qui va s'écouler avant que le composant puisse à nouveau être sollicité. Il se calcule ainsi : pour une DRAM avec un temps d'accès de 80 ns et un temps de cycle de 155 ns, le composant sera "au repos" pendant (155 - 80 = 75) 75 ns.

Le principe d'identification des barettes SIMM à 72 broches repose sur une mesure entre des broches 67 à 70 de la barette. Il est possible de détecter la taille de la barette et la vitesse de la mémoire. En prenant les précautions adéquates, un simple ohmmètre permet de déterminer ces paramètres.

Les broches sont numérotées séquentiellement de 1 à 72 en partant du détrompeur. La broche 72 est celle qui est la plus éloignée du détrompeur.

Il est impératif de ne pas mettre une des pointes de touche en contact avec une broche autre que les 67 à 70. Il est recommandé d'utiliser un ohmmètre de bonne qualité, fonctionnant à basse tension d'alimentation.

"I" symbolise une résitance infinie par rapport à la broche 72.

"G" symbolise une résitance inférieure à 10 Ohms par rapport à la broche 72.

          Broches              taille  vitesse          Remarques
--------------------------     ------  -------          ---------
70      69      68      67      

I       I       I       I                               SIMM non valide
I       I       I       G       1 Mo    120 ns
I       I       G       I       2 Mo    120 ns
I       I       G       G       2 Mo     70 ns
I       G       I       I       8 Mo     80 ns
I       G       I       G                               réservée
I       G       G       I       2 Mo     80 ns
I       G       G       G       8 Mo     70 ns
G       I       I       I                               réservée
G       I       I       G       1 Mo     85 ns
G       I       G       I       2 Mo     85 ns
G       I       G       G       4 Mo     70 ns
G       G       I       I                               réservée
G       G       I       G       1 Mo    100 ns
G       G       G       I       2 Mo    100 ns
G       G       G       G       4 Mo     80 ns

Le kickstart est un composant essentiel de l'Amiga puisqu'il fait partie intégrante du système d'exploitation. Celui-ci fournit la base pour amorcer la machine, en vérifiant la présence des deux secteurs réservés sur une mémoire de masse (bootblock). Il contient aussi les couleurs par défaut, une police de caractères (Topaz 8 et 9), des commandes résidentes, etc...

Les Amiga 1000 n'étaient pas équipés de Kickstart en ROM, mais sur disquette. Quant aux Amiga 3000, le Kickstart était chargé depuis le disque dur, mais un support est cependant présent pour l'installation d'une ROM (en deux parties et supportant des accès 32 bits comme les A1200 et A4000).

La mise à jour vers la ROM 2.0 et + peut poser problème sur les machines anciennes.

Par exemple, après avoir installé la ROM 2.04 sur les vieux A2000 ou A500, il apparaît parfois des problèmes de démarrage. Il est alors nécessaire de relier les pattes 1 et 31 entre elles. C'est le cas sur les Amiga 2000 fabriqués en Allemagne (1986 COMMODORE - AMIGA 2000 - MADE IN GERMANY (BSW)), des révisions 3.x la plupart du temps. Mais aussi sur les A500 révisions 3 ou 5.

L'idéal est d'essayer puisque ces problèmes apparaîssent ou non selon les versions de carte mère.